従来のシリコン半導体製造パッケージングプロセスでは、グラインディング(砥石による研削加工)でウェーハを薄くした後、ダイシング(砥石による切削加工)によってチップ分割をおこなっていました。半導体製造の主流がφ300mmウェーハへ大型化し、また低背化・高集積化のためのさらなるウェーハの薄化加工がおこなわれるようになったため、グラインディング時のウェーハ割れリスクが顕在化してきました。
この課題を解決するため開発した加工プロセスがDBG(Dicing Before Grinding)です。DBGでは先にダイシングでウェーハに溝入れ加工をおこない、グラインディングで薄化加工とチップ分割を同時におこないます。このプロセスは薄化加工後のウェーハを搬送することがないため、ウェーハの割れリスクを大幅に低減します。この他にも、ダイシング工程がハーフカット(溝入れ)のみで完結するため、カットスピードの向上や裏面チッピング(チップ裏面の微小なカケ)の低減といったメリットも期待できます。
またフラッシュメモリなどの、高集積化のためにチップを重ねて(チップスタック)組み立てるデバイスでは、チップを接着するためのDAF(Die Attach Film)をウェーハ裏面に貼付することがあります。こういった場合は、DAFの切断加工のためにレーザソーを併用することもあります。
半導体ウェーハの薄化加工、切断加工